Näkymä RISC-V-huippukokouksesta

Siellä oli kaksi ilmoitusta IAR-järjestelmät tukemaan vahvan ekosysteemin luomista RISC-V. Ensimmäinen oli IP-palveluntarjoajan kanssa, SiFive, tekemään yhteistyötä entisen kääntäjän ja debuggerin työkalujen tuomiseksi konfiguroitavaan prosessorin ytimeen.

Työkalujen ja IP: n integroinnin odotetaan tukevan kehittäjiä toimittamaan tuotteita ja lisäämään avoimen, ilmaisen opetussarjan arkkitehtuurin (ISA) käyttöönottoa.

Strategiajohtaja Anders Holmberg, IAR Systems, sanoi, että tavoitteena on auttaa kehittäjiä lisäämään tuottavuuttaan ja keskittymään innovaatioihin. ”SiFive on johtava RISC-V-ydinliiketoiminnassa, ja työkalurivimme IAR-upotettu työpöytä on laajimmin käytetty työkalurivi sulautettujen sovellusten rakentamiseen”, hän sanoi. Korostus on skaalautuvilla, tehokkailla mukautetuilla pii- ja kehitystyökaluilla laskennallisen työmäärän täyttämiseksi.

RISC-V: n IAR-upotettu työpöytä on saatavilla vuoden 2019 puolivälissä. Työkaluketju väittää tarjoavansa "johtavaa koodin laatua, kokoa ja nopeutta" sekä integroidun debuggerin, jossa on simulaattori ja laitteiston virheenkorjaustuki.

Ohjelmistoyritys ilmoitti myös kumppanuudesta CPU: n IP-palveluntarjoajan kanssa. andit, tukemaan RISC-V-ytimiä, AndesCore N25 (F) / NX25 (F) ja A25 / AX25, RAR-V: n IAR-upotetussa työpöydässä. Ensimmäinen versio on saatavilla vuoden 2019 puolivälissä. AndeStar V5 -komennon laajennus ja Andes Custom Extension (ACE) -komentojen muokkausominaisuudet yhdistetään Workbench-koodiin maksimoimaan koodin nopeuden ja minimoimaan RISC-V-ytimien koon.

Automaatio ja reaaliaikainen tietojenkäsittely

Viimeisin versio työkalupakettistaan ​​ja uusi EOSC-V-ydin, joka on optimoitu Linuxille ja reaaliaikaiseen tietojenkäsittelyyn, ilmoitettiin Codasip.

Sen Studio 8 -työkalupaketin avulla kehittäjät voivat kirjoittaa korkean tason prosessorin kuvauksen ja syntetisoida automaattisesti suunnittelun (kuvassa).

”Koska RISC-V ISA -spesifikaatio kehittyy ja lisää yhä useampia valinnaisia ​​arkkitehtuurilaajennuksia, prosessorin suunnittelumenetelmä, joka mahdollistaa sekä nopean arkkitehtuurin etsinnän että yksinkertaistetun helposti toteutettavan RTL: n luomisen, on välttämätöntä”, Chris Jones, johtaja Markkinointi Codasipissa. ”Tarvitaan RISC-V: lle optimoitu korkean tason prosessorin kuvauskieli”, hän lisäsi, esittelemällä työkalupaketin.

Prosessorin kuvaus on kirjoitettu CodAL: ssa, arkkitehtuurin kuvauskielessä, ja sitten suunnittelun RTL, testipenkki, virtuaalialustamallit ja prosessorin ohjelmistokehityspaketti (C / C ++-kääntäjä, debugger, profiler) syntetisoidaan automaattisesti. Menetelmä vähentää aikaa, joka kuluu täydellisen ohjelmistokehityspaketin (SDK) ylläpitämisessä käyttämällä käskyn tarkkaa (IA) -prosessorimallia CodAL: aan Timeiin, joka muutoin vaadittaisiin täydellisen SDK: n ylläpitämiseksi, ja toteutus vähenee merkittävästi menetelmän ansiosta, joka käyttää käskyn tarkka (IA) -prosessorimalli CodAL: ssa SDK: n luomiseksi ja syklin tarkka toteutusmalli.

Kahdeksannen sukupolven työkalupaketin uudet toiminnot ja toiminnot sisältävät tuen LLVM-debuggerille ja OpenOCB: lle, Studio / CodeSpace-integroiduille kehitysympäristöille (IDE), jotka perustuvat Eclipse-happeen, ja enemmän vuorovaikutteisia konsoleita ja parannuksia testipaketteihin ja varmistukseen käyttäjän määrittämän RISC: n tukemiseksi -V-laajennukset.

Yhtiö esitteli myös 64-bittisen Bk7-prosessorin, joka lisäsi Bk-perheen. Siinä on seitsemän vaiheen putkilinja, jossa on haara-ennuste, valinnainen täyden muistin hallintayksikkö (MMU), jossa on virtuaalinen osoitetuki käyttöjärjestelmille, kuten Linuxille, suosituille RISC-V-standardilaajennuksille ja alan standardi-ulkoisille rajapinnoille.

Se on tähän mennessä toimiva yrityksen suorituskykyisin prosessori ja kehittäjät voivat muokata ohjeita, rekistereitä tai rajapintoja.

Studio 8 ja Bk7-prosessori ovat yleisesti saatavilla Q1 2019, jolloin valittuihin asiakkaisiin pääsee heti käyttöön.

Microchip ilmoitti lisäävänsä sen mielestä olevan alan ensimmäinen RISC-V SoC FPGA -arkkitehtuuri Mi-V-ekosysteemiinsä. FPGA: t yhdistävät Microsemiconductor PolarFire FPGA: t ja mikroprosessoriosajärjestelmän, joka perustuu RISC-V ISA: han.

Ennen huippukokousta Linux-säätiö ilmoitti yhteistyöstään RISC-V -säätiön kanssa avoimen lähdekoodin kehittämisen ja RISC-V ISA: n käyttöönoton nopeuttamiseksi.